印刷电路板打样是一个复杂的过程。不同的工程师用相同的板和部件产生不同的结果。那么，pcb打样应该注意什么呢？

　　在pcb打样中，应在满足电路功能要求的前提下，尽量使用高敏感电压阈值的元器件。因为电路板的静电和放电灵敏度取决于电路板中灵敏度电压阈值最低的元件。pcb打样的中文名为印刷电路板，又称印刷电路板和印制电路板，是重要的电子元器件，是电子元器件的支撑，是电子元器件电气连接的提供者。因为是电子印刷制作的，所以被称为“印刷电路板”。

　　1.限制输出电流可以避免CMOS电路的锁定效应。

　　锁定效应是指CMOS电路内部结构中寄生PNP晶体管和NPN晶体管的存在，它们正好构成了寄生PNPN晶闸管结构。这种互锁正反馈结构可能是由外部因素(如静电放电)触发的，会导致电流流过PNP管(或NPN管)，然后通过另一个寄生NPN管(或PNP管)放大电流，最后由于正反馈而烧坏。可以看出，限制电流使其不能达到保持锁定状态的水平是CMOS器件在pcb打样过程中需要考虑的问题之一。

　　pcb打样常见的解决方案是使用一个电阻将每个输出端与其电缆分开，并使用两个高速开关二极管通过电缆箝位到VDD(漏极电源)和VSS(源极电源)。

　　2.使用过滤网络。

　　pcb打样有时CMOS电路系统和机械接点之间需要较长的输入电缆，增加了电磁干扰的可能性，所以要考虑滤波网络。同时，长输入线必然伴随大的分布电容和电感，容易形成LC自激振荡，导致保护网的二极管烧毁。解决办法是在输入端串联一个电阻，其阻值可按公式R=VDD/1mA选取。

　　3.rc网络。

　　在可行的情况下，pcb打样对于双极器件的敏感输入端，由电阻较大的电阻和至少100pF的电容组成的RC网络可以降低静电放电的影响。

　　4.避免CMOS器件的输入引脚悬空。

　　在印刷电路板pcb打样中，需要避免焊接到电路板上的互补金属氧化物半导体器件的输入端悬空。同时需要注意的是，CMOS器件上所有未使用的冗余输入引线都不允许悬空。这是因为一旦输入端悬空，输入电位就会处于不稳定状态，不仅会破坏电路正常的逻辑关系，还会引起静电击穿和外界噪声干扰。冗余输入端子应根据电路功能分别处理。